Mas Manipis na Silicon Wafer vs. 25-30 Taon na Buhay ng Module: Maaari

Mabilis na sagot: Ang mga silicon wafer ay nagiging mas manipis, at ang tanong ay kung ang mas manipis na wafer ay makakasuporta pa rin sa 25 hanggang 30 taong buhay ng module. Dalawang taon na ang nakalipas, ang mainstream na kapal ay nasa 150 µm hanggang 160 µm; ang kasalukuyang produksyon ay lumilipat pababa nito. Ang dahilan ay diretso — ang mas manipis na wafer ay nangangahulugan ng mas maraming wafer bawat ingot at mas mababang gastos sa silicon bawat watt, at ang silicon ang pinakamalaking materyal na gastos sa isang module. Ang panganib ay mekanikal: ang mas manipis na wafer ay mas madaling mabiyak sa panahon ng pagproseso ng cell, stringing at lamination, at ang micro-crack na hindi lumalabas sa huling pagsubok ay maaaring kumalat sa thermal cycling sa field. Ang kapasidad ng industriya sa 600 GW na klase ay pinagpaplanuhan batay sa mas manipis na format, na nangangahulugan na ang tanong sa pagiging maaasahan ay sinasagot sa antas ng produksyon kaysa sa laboratoryo.

PV Module Manufacturing · ni Jerry, Ooitech

Introduction

Ang mga solar wafer ay nasa diet sa 2026. Dalawang taon na ang nakalipas, ang mainstream na kapal ay nasa 150-160μm pa rin. Ngayon ang 120-130μm ay naging pamantayan sa volume-production para sa N-type na wafer, at ang ilang nangungunang manlalaro ay itinulak ang 110μm sa kanilang mga linya ng produksyon.

Kaya bakit ang buong industriya ay nagmamadaling gawing mas manipis ang mga wafer? Kapag ang mga wafer ay patuloy na nagiging manipis, magiging sobrang marupok ba ang mga cell na mabibiyak sa isang hawak? At makakapaghatid pa ba ang mga downstream module ng 25-taong, kahit 30-taong, disenyo ng buhay? Ito ay mga tunay na tanong na pinapahalagahan ng industriya at ng mga investor.

Bakit Ang Buong Industriya Ay Naghahabol ng Mas Manipis na Wafer

Ang pinakadirektang dahilan sa pagpapamanipis ng wafer ay ang pagbaba ng gastos, na nakakatipid ng mahalagang polysilicon.

Bawat 10μm na bawas mula sa kapal ng wafer ay nagpapababa ng konsumo ng silicon bawat watt ng humigit-kumulang 7%. Matapos ibawas ang dagdag na non-silicon na gastos na idinagdag sa pagputol at mga hakbang ng cell, ang all-in na gastos bawat wafer ay bumaba ng humigit-kumulang 0.03-0.04 yuan. Ang pagpunta mula 160μm hanggang 130μm ay nakakatipid ng halos isang jiao bawat wafer. Sa pandaigdigang taunang pag-install ng 600GW, umaabot ito sa sampu-sampung bilyong yuan na natipid sa buong industriya bawat taon.

Sa ngayon, ang polysilicon ay bumubuo ng 9%-14% ng kabuuang gastos ng module. Ang bigat nito ay malayo sa ibaba kung ano ito noong panahon ng polysilicon bull run, ngunit ang pagpapamanipis ay nananatiling pinakamabisang paraan upang direktang bawasan ang konsumo ng silicon.

Bukod sa pagtipid ng pera, ang manipis na wafer ay nagdadala ng electrical bonus. Ang mas manipis na wafer, ang mas maikli ang transport path para sa photo-generated carriers, kaya bumaba ang bulk recombination loss at bahagyang tumataas ang cell efficiency. Mas mahusay itong ipares sa TOPCon at HJT.

Ngunit ang iba't ibang ruta ng cell ay may iba't ibang toleransya sa pagpapamanipis. Ang HJT ay isang low-temperature na proseso na walang high-temperature doping step, kaya natural itong angkop sa manipis na wafer at maaaring bumaba sa 100-110μm. Ang TOPCon ay kailangang dumaan sa high-temperature polysilicon deposition step, at ang sobrang manipis na wafer ay madaling mag-warp, na nakakasira sa yield. Kaya ang TOPCon volume production ay kadalasang konserbatibo sa 125-135μm na range.

Paano Kontrolin ang Kalidad Pagkatapos ng Pagpapamanipis, at Paano Tinutupad ng Mga Module ang Kanilang Warranty

Ang monocrystalline silicon ay isang brittle semiconductor material sa kalikasan. Habang bumababa ang kapal, ang kakayahan ng wafer na labanan ang bending at stress ay kapansin-pansing bumababa. Ang mga thin-wafer cell ay hindi mabibiyak sa isang hawak, ngunit ang tsansa ng micro-cracks ay malinaw na tumataas. Ang panganib ay tumatakbo sa buong chain: slicing, paggawa ng cell, packaging ng module, logistics, on-site installation, at pangmatagalang operasyon ng planta.

Sa panahon ng pagputol ng wafer at produksyon ng cell, ang manipis na wafer ay mas madaling makaranas ng mechanical squeezing at thermal shock. Ang texturing, diffusion, printing at soldering ay maaaring mag-iwan ng micro-cracks na hindi nakikita ng mata. Sa mga linya ng TOPCon lalo na, ang wafer warpage ay direktang nagdudulot ng transport breakage at alignment errors, na nagpapababa ng whole-line yield.

Sa hakbang ng packaging ng module, ang pressure at temperature swings sa lamination ay lalong nagpapalaki ng internal wafer stress at nag-trigger ng native micro-cracks. At hindi lahat ng defects ay lumalabas sa gate ng pabrika. Ang mga kasunod na shipping jolts, on-site knocks sa panahon ng konstruksyon, pagkatapos ang araw-araw na day-night temperature cycling kapag tumatakbo na ang planta, ay patuloy na naglalagay ng stress sa pamamagitan ng thermal expansion at contraction. Ang mga pinong micro-cracks ay dahan-dahang kumakalat. Pagkatapos ng dalawa o tatlong taon ng operasyon, ang ilang micro-cracks ay nagiging nakikitang hidden cracks, na sumisira sa internal current path ng cell, nagdudulot ng abnormal na pagbaba ng power, at sa matinding kaso ay nag-trigger ng hot-spot risk.

Ang manipis na wafer mismo ay hindi direktang nagpapaikli ng buhay ng module. Ang tunay na nagbabanta sa 25-30 taong lifecycle ay ang micro-crack defect na hindi nahuli ng inspeksyon. Kung ang buong flow ay makakapanatili ng hidden cracks sa napakababang antas, ang thin-wafer module ay makakamit pa rin ang long-life targets. Ngunit kung ang proseso ng iteration sa buong supply chain ay hindi makakasabay sa pagpapamanipis, ang mga defects na nakabaon sa yugto ng paggawa ay lalabas at mabibigo sa kalagitnaan hanggang huling bahagi ng taon ng operasyon ng planta. Ang pagpapamanipis ay mahalagang mas mataas na pamantayan sa buong wafer-cell-module manufacturing chain.

Pagputol ng Wafer: Pinong Tungsten Wire Cuts Native Damage

Ang industriya ay malawak nang nagpatupad ng high tensile strength tungsten diamond wire, na pumapalit sa tradisyonal na carbon-steel diamond wire. Ang mga standard na thin-wafer line ay gumagamit ng wire diameters na 24μm at pababa. Para sa 110-120μm ultra-thin wafer, ginagamit ang mas pinong 20-22μm ultra-fine tungsten wire. Ang mas pinong wire, ang mas makitid ang kerf, ang mas manipis ang damaged layer sa ibabaw ng wafer, at ang mas kaunting surface micro-cracks. Binabawasan nito ang native micro-cracks na dala ng wafer palabas ng pabrika sa pinagmulan mismo.

Paggawa ng Cell: Pinuhin ang Proseso, Bawasan ang Impact Cracks

Ang kontrol ay nakatuon sa ilang mahahalagang hakbang. Ang wet processes ay nagpapabagal sa water flow at basket swing upang mabawasan ang mga knocks at friction. Ang transport ay gumagamit ng flexible mechanisms upang ibaba ang vacuum suction at motion impact. Ang high-temperature steps ay nagpapabagal sa ramp-up at cool-down rates upang sugpuin ang warpage at thermal stress. Ang printing ay nagpapababa ng squeegee pressure. Ang sintering ay nag-o-optimize ng temperature-zone curve upang maiwasan ang hot-cold shock. Ang bawat hakbang ay ipinares sa PL inspection upang ma-screen nang maaga ang micro-cracks at warped bad wafers, na nagpapababa ng breakage at hidden-crack risk.

Paggawa ng Module: Ang Soldering Ay Susi, Ang Lamination Ay Kailangang I-tune

Kapag nag-string ng mga cell, gumamit ng staged gradient heating at mahigpit na kontrolin ang thermal shock. Gumamit ng pinong, malambot na ribbon upang ipamahagi ang solder-point stress at bawasan ang single-point squeezing pressure sa manipis na wafer. I-tune ang equipment pressing-pin force upang maiwasan ang hard-press damage sa mga cell. Pumili ng low-hardness soft ribbon upang bawasan ang pull sa pagitan ng ribbon at wafer deformation sa panahon ng thermal cycling. Pagkatapos ng soldering, magdagdag ng EL inspection upang ma-screen nang maaga ang solder-induced micro-cracks, upang hindi sila makapasok sa lamination.

Sa lamination, maaari mong subukang pabagalin ang vacuum pumping at ramp rates upang palambutin ang pressure shock, habang ino-optimize ang temperature-zone curve upang maiwasan ang internal thermal stress mula sa mabilis na pag-init at paglamig.

Buod

Ang wafer thinning ay isang settled na trend sa industriya, at walang saysay na basta ito tanggihan. Habang ang buong chain ay sumasakay sa thinning para sa mas mababang gastos at mas mahusay na output, ang wafer, cell at module steps ay kailangang mag-upgrade ng equipment at proseso nang sabay, mahigpit na kontrolin ang mechanical at thermal stress, mag-ingat laban sa mga nakatagong bitak at pagkasira, at palakasin ang full-flow inspection. Ganyan mo pinapanatili ang linya sa pangmatagalang kalidad at pagiging maaasahan ng module habang nagpapababa pa rin ng gastos.

Pananaw ng Ooitech

Ang thinning ay talagang isang problema sa stress-management na pinakamatindi sa module line, at doon nagpapasya ang mga pagpipilian sa equipment kung lalabas ba ang mga nakabaong micro-cracks. Sa aming panig, ang mga stringer na may segmented gradient soldering at soft-ribbon handling, kasama ang EL screening bago ang lamination, ay eksaktong mga guardrail na pumipigil sa 110-130μm cells na maging field failures pagkalipas ng limang taon. Ang physics ng thin wafers ay nakatakda na, ngunit ang yield ay panalo o talo sa kung gaano kahinahon ang paghawak ng iyong linya sa kanila. Kung gusto mong makita kung paano pinapatakbo ng isang tunay na MBB module line ang mga hakbang na ito, ang Ooitech YouTube channel sa www.youtube.com/ooitech ay sulit tingnan.